Дополнительный курс по среде
разработки и методологии SDSoC

ЗАПИСАТЬСЯ НА ОБУЧЕНИЕ

Описание курса

Материал данного двухдневного курса призван помочь разработчикам в освоении технологии оптимизации с использованием среды разработки SDSoC™ для создания высокоскоростных систем с ускорителями. Основной упор делается на оптимизацию доступа к памяти и аппаратные функции, генерирование вызываемых из программ на С IP библиотек и создание специализированных платформ. Кроме того в данном курсе даётся обзор в Xilinx reVISION Stack.

Продолжительность

2 дня

Кому будет полезен курс?

Всем, кого интересует технология оптимизации в среде разработки SDSoC.

Что нужно знать заранее?

Понимание архитектуры Zynq-7000 (особенно в части портов ACP/HP и внутренней маршрутизации)
Уверенное владение языком программирования C
Знакомство с Vivado Design Suite, Vivado HLS tool и Xilinx SDK
Прохождение курса «Среда разработки и методология SDSoC»

Программное обеспечение

Среда разработки SDx

Аппаратные ресурсы

Архитектура: Zynq-7000 All Programmable SoC
Отладочная плата: Zynq-7000 All Programmable SoC ZC702 или ZedBoard

По завершении курса вы будете иметь все необходимые навыки для того чтобы:

Оптимизировать доступ к памяти и скорость передачи данных между PS и PL (оптимизация макро-архитектуры)
Использовать директивы HLS повышения производительности аппаратных функций (оптимизация микро-архитектуры)
Создавать вызываемые из программы на C библиотеки IP блоков, написанных на языке VHDL и Verilog
Изменять настройки по умолчанию для повышения быстродействия конкретных ускорителей и всей системы
Создавать пользовательскую платформу с помощью SDSoC Platform Utility (sdspfm)
Понимать, как с помощью reVISION Stack можно ускорить разработку приложений машинного обучения и компьютерного зрения в среде разработки SDx

Структура курса

День 1

1. Оптимизация в среде разработки SDSoC
изучение различных методов оптимизации в среде разработки SDSoC, такие как оптимизация на уровне макро-архитектуры и оптимизация на уровне микро-архитектуры.

2. Оптимизация доступа к памяти
Изучается методика ускорения доступа к памяти и передачи данных между PS и PL.

3. Блокирующие и не блокирующие реализации в SDSoC
Изучается поведение процессора в то время, пока ускоритель отрабатывает – находится в состоянии ожидания или продолжает работу?

4. Реализация нескольких ускорителей в SDSoC
Как правило, аппаратной реализации единственной функции оказывается недостаточно – в аппаратную часть должно быть перемещено несколько функций, либо необходимо дублировать один ускоритель. На данном занятии студенты научатся управлять процессом создания ускорителей.

5. Основы Vivado HLS Tool
Изучение основных синтеза высокого уровня и инструменты Vivado HLS.

6. Исследование дизайна с помощью директив (Pragmas)
Исследование различных технологий оптимизации, позволяющих повысить производительность дизайна.

7. Использование конвейеризации для повышения производительности: PIPELINE
Описание директивы PIPELINE и ее использования для повышения производительности дизайна .

8. Использование конвейеризации для повышения производительности: DATAFLOW
Описание директивы DATAFLOW и ее использования для повышения производительности дизайна путем конвейеризации, с тем чтобы максимально ускорить их выполнение.

День 2

1. Оптимизация обработки структур для повышения быстродействия
Изучение ограничений по производительности, обусловленных использованием в дизайне массивов. Вы изучите также некоторые методики оптимизации обработки массивов, позволяющие повысить производительность.

2. Вызываемые из С библиотеки IP
Изучение техники создания вызываемых из программ на С IP блоков, написанных на языке описания аппаратных средств VHDL и Verilog.

3. Создание платформы SDSoC
Изучение методики создания определяемых пользователем платформ SDSoC, начиная построения аппаратной системы с помощью Vivado Design Suite, а также программной среды исполнения, в том, числе ядра операционной системы, загрузчиков, файловой системы и библиотек.

4. Оптимизация дизайна
Использование всех изученных методик для достижения требуемой производительности конкретного проекта.

5. reVISION Stack
Знакомство с Xilinx reVISION Stack и того, как с помощью среды SDx разработчики приложений могут ускорить создание приложений машинного обучения и компьютерного зрения.

ЗАПИСАТЬСЯ НА ОБУЧЕНИЕ