Дополнительный тренинг по VHDL

ЗАПИСАТЬСЯ НА ОБУЧЕНИЕ

Описание курса

В данном курсе изучаются продвинутые методы написания кода, которые позволят повысить уровень владения языком описания аппаратуры VHDL, и разрабатывать более совершенные эффективные коды. Этот курс предназначен для разработчиков, имеющих опыт проектирования на VHDL.

Курс охватывает аспекты моделирования, создания тестовых модулей (testbench), RTL/синтезируемых проектов, методы разработки параметризируемых и неоднократно используемых проектов. Основная часть времени посвящена выполнению сложных практических работ.

Продолжительность

2 дня

Кому будет полезен курс?

Инженерам, проектирующим на VHDL и имеющим средний уровень знаний VHDL

Что нужно знать заранее?

Курс «Проектирование на VHDL» или аналогичные знания по написанию RTL кода и моделированию
Не менее 6 месяцев практики по написанию кода

Программное обеспечение

Vivado Design Suite

По завершении курса вы будете иметь все необходимые навыки для того чтобы:

Писать эффективный и переносимый RTL код, тестовые модули (testbench) и пакеты
Создавать тестовые модули (testbench), осуществляющие самоконтроль
Создавать реалистичные модели
Использовать возможности текстового ввода/вывода в языке VHDL
Динамически сохранять данные моделирования
Писать параметризируемый код для повторного использования проекта

Структура курса

День 1
Проверка знаний на текущий момент
Концепции моделирования
Типы данных
Подпрограммы и атрибуты проекта
Лабораторная работа 1: Гибкие функции
Указатели и блоки
Лабораторная работа 2: Связанные списки и указатели
Использование файлового ввода/вывода
Лабораторная работа 3: Методы текстового ввода/вывода

День 2
Хитрости VHDL
Лабораторная работа 4: Создание реального моделирования
Поддержка нескольких платформ
Лабораторная работа 5: Поддержка нескольких платформ
Числа с фиксированной и плавающей точкой
Лабораторная работа 6: Реализация чисел с фиксированной и плавающей точкой
Подведение итогов

Описание лабораторных работ

Лабораторная работа 1.
Гибкие функции - создание и использование встроенных атрибутов для создания функций и процедур, которые автоматически подстраиваются под размерность передаваемых им аргументов, а также неоднократно используемых модулей с произвольными портами.

Лабораторная работа 2.
Связанные списки и указатели - создание связанных списков с целью записи наборов данных неограниченной размерности. Также в этой лабораторной работе рассматривается неоднократно использующийся пакет-помощник по управлению отдельно связанными списками.

Лабораторная работа 3.
Методы текстового ввода/вывода - инициализация памяти данными из текстового файла посредством подпрограмм расширения для std_logic and std_logic_vector из пакета std_logic_TextIO.

Лабораторная работа 4.
Практическое моделирование - создание тактового сигнала с расширением спектра, с джиттером и другими реальными параметрами. Моделирование задержек на компонентах и проводниках печатной платы.

Лабораторная работа 5.
Поддержка нескольких платформ - эффективное использование конструкции конфигурации, условной компиляции и скриптов при создании настраиваемых VHDL модулей.

Лабораторная работа 6.
Реализация чисел с фиксированной и плавающей точкой - создание простого математического примера с числами с фиксированной точкой и сравнение его с моделями IEEE_PROPOSED с фиксированной и плавающей точкой.

ЗАПИСАТЬСЯ НА ОБУЧЕНИЕ