Курсы по Xilinx

Проектирование на Verilog

Проектирование на SystemVerilog

Верификация на SystemVerilog

Проектирование на VHDL

Продвинутый VHDL

Основы языка команд Tcl

Проектирование на FPGA в Vivado Design Suite #1

Проектирование на FPGA в Vivado Design Suite #2

Проектирование на FPGA в Vivado Design Suite #3

Проектирование на FPGA в Vivado Design Suite #4

Методология проектирования UltraFast

Инструменты и техника частичной реконфигурации

Проектирование на FPGA 7 серии

Проектирование на базе FPGA с архитектурой UltraScale/ UltraScale+

Vivado Design Suite для пользователей ISE Project Navigator

Продвинутый курс по XDC и статическому временному анализу в Vivado Design Suite для пользователей ISE

Синтез высокого уровня с инструментом Vitis HLS

Проектирование на языке С. Синтез высокого уровня в среде Vivado HLS

Проектирование устройств ЦОС в System Generator

Обзор протокола PCI Express

Проектирование систем с PCI Express

Проектирование высокоскоростных интерфейсов на базе мультигигабитных трансиверов FPGA 7 серии

Проектирование высокоскоростных интерфейсов на базе мультигигабитных трансиверов UltraScale FPGA

Проектирование интерфейсов памяти DDR3 на FPGA 7 серии

Проектирование устройств с контроллером Ethernet MAC на FPGA 7 серии

Целостность сигналов и проектирование печатных плат для Xilinx FPGA

Построение встраиваемых процессорных систем

Разработка ПО для встраиваемых процессорных систем

Проектирование встраиваемых процессорных систем с PetaLinux

Переход на интегрированную среду разработки Vitis

Архитектура системы на кристалле Zynq-7000

Zynq UltraScale+ MPSoC для разработчиков аппаратной платформы

Zynq UltraScale+ MPSoC для разработчиков программного обеспечения

Zynq UltraScale+ MPSoC для системных архитекторов

Проектирование на Versal ACAP: Архитектура и методология

Проектирование на Versal ACAP: Сеть на кристалле

Проектирование на Versal ACAP: Питание и проектирование печатной платы

Проектирование на Versal AI Engine #1: Архитектура и маршрут проектирования

Проектирование на Versal AI Engine #2: Программирование графа с кернелами AI Engine

Проектирование на Versal AI Engine #3: Программирование кернела и оптимизация

Разработка ускорителей приложений в среде Vitis

Использование плат Xilinx Alveo для ускорения динамических рабочих нагрузок

Развертывание нейронных сетей с помощью платформы Vitis AI

Разработка мультимедиа решений с помощью GStreamer Framework на базе Video Codec Unit