Проектирование систем с PCI Express

43 990 ₽

Сложность: средний
Продолжительность: 2 дня
Формат участия: в классе/онлайн
Расписание: по согласованию

Описание курса
Курс дает практические навыки реализации ядра Xilinx PCI Express для пользовательских приложений. В основе курса лежит учебный проект компании Xilinx. Навыки, полученные в рамках данного курса, помогут сократить время разработки собственных систем с PCI Express. Рассматриваются различные варианты решений PCI Express, которые смогут помочь в выборе оптимальной реализации. В данном курсе при конфигурации ядра Xilinx PCI Express используется интерфейс AXI stream.

Продолжительность
2 дня

Кому будет полезен курс?
– Разработчикам проектов на FPGA, которые хотят использовать ядра со спецификацией PCI Express
– Программистам, которые хотят лучше понять работу ядра Xilinx PCI Express
– Системным архитекторам, которые хотят лучше понимать достоинство решений Xilinx в части производительности, латентности и пропускной способности в приложениях с PCI Express

Что нужно знать заранее?
– Знание спецификации протокола PCIe
– Владение VHDL или Verilog
– Навыки в использовании инструментов реализации Xilinx
– Навыки в использовании средств моделирования, предпочтительно, Vivado Simulator
– Опыт разработки цифровых схем

Программное обеспечение
Vivado Design Suite

Аппаратные ресурсы
Архитектура UltraScale и FPGA 7 серии

Отладочная плата
– Kintex-7 FPGA KC705 board
– Kintex UltraScale FPGA KCU105

По завершении курса вы будете иметь все необходимые навыки для того чтобы:
– Создавать базовые системы с PCIe
– Выбирать соответствующее ядро для своего проекта
– Задавать требования для приложения с PCIe
– Подключить свой проект к ядру PCIe
– Использовать ресурсы FPGA, необходимые для поддержки PCIe
– Моделировать проект с PCIe
– Использовать расширенные возможности спецификации протокола PCIe и соответствующий набор функций

Структура курса

День 1

– Введение
– Лабораторная работа 0: Кодирование пакетов – в данной практической работе рассматриваются основные форматы пакетов PCI Express уровня транзакций (TLP)
– Разработки Xilinx для PCI Express
– Подключение логики к ядру – интерфейс AXI
– Настройка ядра PCIe
– Лабораторная работа 1: Создание ядра PCIe Core – лабораторная работа посвящена знакомству с маршрутом проектирования при генерировании ядра Xilinx PCI Express из каталога IP. Выбираются соответствующие параметры, и создается ядро PCIe, которое используется в последующих лабораторных работах
– Процесс форматирования пакета
– Моделирование проекта с PCIe
– Лабораторная работа 2: Моделирование ядра PCIe – работа посвящена изучению с помощью симулятора Vivado временных соотношений и процедуры установления стандартного соединении на уровне пакетов TLP
– Замечания по применению endpoint
– PCI Express во встраиваемых системах

День 2

– Лабораторная работа 3: Использование ядра PCI Express в IP Integrator - лабораторная работа знакомит с полной процедурой и настройками, рекомендуемыми при использовании решений PCIe в блок проекте IP Integrator
– Применение DMA
– Реализация проекта и конфигурирование PCIe
– Лабораторная работа 4: Реализация проекта с PCIe – данная практическая работа знакомит со всеми необходимыми шагами и рекомендуемыми настройками для реализации тандемного режима конфигурирования
– Приложения Root Port
– Отладка и обеспечение соответствия требованиям
– Лабораторная работа 5: Отладка проекта PCIe – лабораторная работа помогает понять, каким образом логический анализатор Vivado может использоваться для контроля поведения ядра и небольшого приложения endpoint
– Управление прерываниями и обработка ошибок

записаться на обучение