Проектирование устройств с контроллером Ethernet MAC на FPGA 7 серии

43 990 ₽

Сложность: средний
Продолжительность: 2 дня
Формат участия: в классе/онлайн
Расписание: по согласованию

Описание курса
Данный курс позволит ознакомиться с разработками фирмы Xilinx в области сетевой технологии Ethernet. В процессе самостоятельного выполнения лабораторных работ слушатели изучат протокол и основы стандарта Ethernet, а также модель OSI. Моделирование позволит на практике освоить основные принципы оценки требований к аппаратным ресурсам и программному обеспечению. Материал курса даст возможность ознакомиться с архитектурой ядра Ethernet, именами портов, временными диаграммами сигналов интерфейса.

Продолжительность
2 дня

Кому будет полезен курс?
Разработчикам на FPGA, которые хотят разобраться с решениями фирмы Xilinx в области сетевой технологии Ethernet

Что нужно знать заранее?
– Опыт проектирования на FPGA
– Материал курса “Проектирование на FPGA в Vivado Design Suite 1”, либо владение инструментами реализации в среде разработки Vivado Design Suite
– Общее представление о микропроцессорных системах
– Базовые навыки моделирования проектов на HDL

Программное обеспечение
Vivado Design Suite

Аппаратные ресурсы
– Архитектура: FPGA 7 серии и UltraScale
– Отладочная плата: Kintex-7 FPGA KC705
*В данном курсе основное внимание уделяется архитектурам FPGA серии 7, UltraScale, и Zynq All Programmable SoC

По завершении курса вы будете иметь все необходимые навыки для того чтобы:
– Знать основы стандарта, протокола Ethernet и модели OSI
– Иметь представление о разработках фирмы Xilinx для сетей Ethernet
– Использовать различные ядра Ethernet как автономно, так и в составе микропроцессорной системы
– С помощью моделирования получать информацию об именах портов и работе ядра Ethernet
– Изучать программные решения фирмы Xilinx при помощи стека lwIP
– Интегрировать в проект ядро Ethernet в среде проектирования Vivado Design Suite

Структура курса

День 1

– Введение
– Основы Ethernet
– Сетевые протоколы, интерфейсы Ethernet и аппаратная реализация
– Лабораторная работа 1: Изучение пакетов Ethernet – выполняется функциональное моделирование ядра Tri-Mode Ethernet MAC. Это ядро доступно в каталоге Vivado IP. В Vivado Design Suite исследуются тестовые воздействия на проект, базирующийся на учебном примере с Tri-Mode Ethernet MAC. Vivado симулятор используется для анализа пакетов Ethernet и определения их составных частей. Слушатели меняют тестовые воздействия и наблюдают изменения в поведении ядра Ethernet
– Физический уровень
– Интерфейс AXI
– Лабораторная работа 2: Подробный разбор пакетов Ethernet – Выполняется моделирование проекта на базе ядра Tri-Mode Ethernet MAC IP. Работа включает в себя различные виды тестовых воздействий (testbench), позволяющих генерировать различные пакеты Ethernet. В ходе работы анализируется поведение ядра при приеме различных пакетов. Для изменения поведения ядра MAC вводятся изменения в конфигурационный регистр команд AXI MAC. Помимо этого, изучаются различные сигналы, связанные с идентификацией пакетов и классификацией их на хорошие и плохие
– Ядро Xilinx EMAC
– Лабораторная работа 3: Пример проектирования AXI Ethernet – Создание нового проекта на базе ядра AXI Ethernet в среде Vivado Design Suite. Выполняются моделирование, синтез и реализация проекта для FPGA Kintex-7

День 2

– Xilinx EMAC 10/100/1000
– Ethernet как часть микропроцессорной системы
– Лабораторная работа 4: Разработка микропроцессорной системы с Ethernet - Демонстрируется создание микропроцессорной системы с поддержкой Ethernet в среде Vivado IP Integrator. Микропроцессорная система строится на базе Microblaze и ядра Ethernet Lite. SDK используется для создания и компиляции простого примера эхо-сервера на базе lwIP. Эта лабораторная работа позволяет проследить весь маршрут проектирования от начала до конца
– Разработки 10/25/40/100G Ethernet
– Дополнительная информация об Ethernet
– Лабораторная работа 5: Анализ пакетов ядра 10GE MAC – Изучаются внешний PHY и внутренний интерфейсы ядра 10-Gigabit Ethernet MAC, доступного в каталоге Vivado IP. Выполняется функциональное моделирование. Для просмотра осциллограмм сигналов используется симулятор Vivado.

записаться на обучение