Проектирование высокоскоростных интерфейсов на базе мультигигабитных трансиверов FPGA 7 серии

Описание курса
‍Материал курса посвящен применению последовательных трансиверов в FPGA 7 серии. Слушатели изучат структуру и научатся использовать в своих разработках различные блоки последовательных трансиверов, как то: блоки кодирования 8B/10B и 64B/66B, блок коррекции частоты и объединения канала, блок поиска маркеров (comma). Помимо этого, материал курса поможет вам научиться работать с мастером конфигурирования 7 Series FPGAs Transceiver Wizard. Кроме того, на занятиях даются рекомендации по синтезу и реализации, по проектированию печатных плат, тестированию и отладке. Курс сочетает лекционный материал с самостоятельным выполнением практических работ.

‍Продолжительность
‍3 дня

‍Кому будет полезен курс?
‍Разработчикам на FPGA

‍Что нужно знать заранее?
– Опыт работы на Verilog или VHDL или прохождение курсов: «Проектирование на Verilog» или «Проектирование на VHDL»
– Знакомство с проектированием цифровой аппаратуры (конечные автоматы, синхронное проектирование)
– Базовые знания архитектуры FPGA и инструментов реализации Xilinx
– Владение основами теории последовательной передачи данных и знание соответствующих стандартов

‍Программное обеспечение
– Vivado Design Suite
– Mentor Graphics ModelSim Simulator

‍Отладочная плата
– Архитектура: FPGA 7 серии. В курсе рассматриваются трансиверы FPGA 7ой серии
– Отладочная плата: Kintex-7 FPGA KC705 board

‍По завершении курса вы будете иметь все необходимые навыки для того чтобы:
– Знать и использовать порты и атрибуты трансиверов FPGA 7 серии
– Эффективно использовать возможности гигабитных трансиверов:
• 8B/10B и прочие – кодирование/декодирование, поиск маркеров, подстройка частоты, объединение каналов
• Предыскажение и линейная компенсация (эквалайзер)
– Использовать мастер конфигурирования 7 Series FPGAs Transceivers Wizard
– Уметь осуществлять успешный поиск интересующих материалов по вопросам проектирования печатных плат в части источников питания, опорных тактовых частот и трассировки

‍Структура курса

День 1
– Обзор FPGA 7 серии
– Обзор трансиверов FPGA 7 серии
– Тактирование и сбросы трансиверов
– Кодирование и декодирование 8B/10B
– Лабораторная работа 1: Кодирование/декодирование и обход 8B/10B – использование 8B/10B кодера и декодера, дисбаланс (running disparity). Рассмотрение возможности обхода кодирования и декодирования 8B/10B
– Cимволы разделения (comma) и выравнивание десерелизатора
– Лабораторная работа 2: Символы разделения (comma) и выравнивание данных – использование программируемого детектирования comma для выравнивания последовательного потока данных

День 2
– Эластичный буфер Rx и подстройка тактовой частоты
– Лабораторная работа 3: Подстройка тактовой частоты – использование атрибутов и портов, связанных с подстройкой частоты для компенсации разности частот между Tx и Rx
– Объединение каналов
– Лабораторная работа 4: Объединение каналов – совместное использования двух трансиверов для формирования одного виртуального канала
– Работа с мастером конфигурирования трансивера TranceiverWizard
– Лабораторная работа 5: Создание ядра трансивера – использование мастера конфигурирования трансивера FPGA 7 серии
– Моделирование и разводка проекта, содержащего приемо-передатчики
– Лабораторная работа 6: Моделирование - моделирование трансивера на базе примера из IP каталога
– Реализация трансивера
– Лабораторная работа 7: Реализация - реализация трансивера на базе примера из IP каталога
– Физический уровень трансивера (PMA)

День 3
– Кодирование 64B/66B и Geabox - реализация трансивера на базе примера из IP каталога
– Лабораторная работа 8: Кодирование 64B/66B – генерирование ядра 64B/66B с помощью мастера 7 Series FPGAs Transceivers Wizard, моделирование и анализ результатов
– Рекомендации по проектированию печатных плат
– Тестирование и отладка трансивера
– Лабораторная работа 9: Отладка трансивера – отладка трансивера на базе примера из IP каталога с использованием логического анализатора Vivado
– Лабораторная работа 10: IBERT – создание проекта IBERT для тестирования физического соединения (Выполняется 10, либо 11 лаб. работа по выбору)
– Лабораторная работа 11: Системная практическая работа – выполнение всех шагов разработки: планирование проекта, генерирование ядра, интеграция ядра в проект, моделирование, реализация и отладка. Оптимизация параметров соединения на отладочной плате. (Выполняется 10, либо 11 лаб. работа по выбору)
– Примеры применения трансиверов