Проектирование высокоскоростных интерфейсов на базе мультигигабитных трансиверов UltraScale FPGA

Описание курса
Материал курса посвящен применению последовательных трансиверов в Xilinx FPGA серии UltraScale. Слушатели изучат структуру и научатся использовать в своих разработках различные блоки последовательных трансиверов, как то: блоки кодирования 8B/10B и 64B/66B, блок коррекции частоты и объединения канала, блок поиска маркеров (comma). Помимо этого, материал курса поможет вам научиться работать с мастером конфигурирования UltraScale FPGAs Transceiver Wizard. Кроме того, на занятиях даются рекомендации по синтезу и реализации, по проектированию печатных плат, тестированию и отладке. Курс сочетает лекционный материал с самостоятельным выполнением практических работ.

Продолжительность
2 дня

Кому будет полезен курс?
Разработчикам на FPGA, разработчикам логики

Что нужно знать заранее?
• Опыт работы на Verilog или VHDL или прохождение курсов: «Проектирование на Verilog» или «Проектирование на VHDL»
• Знакомство с проектированием цифровой аппаратуры (конечные автоматы, синхронное проектирование)
• Базовые знания архитектуры FPGA и инструментов реализации Xilinx
• Владение основами теории последовательной передачи данных и знание соответствующих стандартов

Программное обеспечение
• Vivado Design Suite
• Mentor Graphics Questa Simulator

Аппаратная платформа
Архитектура: UltraScale FPGA

По завершении курса вы будете иметь все необходимые навыки для того чтобы:
• Знать и использовать порты и атрибуты трансиверов в UltraScale FPGA
• Эффективно использовать возможности гигабитных трансиверов:
   – 8B/10B и прочие – кодирование/декодирование, поиск маркеров, подстройка частоты, объединение каналов
   – Предыскажение и линейная компенсация (эквалайзер)
• Использовать мастер конфигурации UltraScale FPGAs Transceivers Wizard
• Уметь осуществлять успешный поиск интересующих материалов по вопросам проектирования печатных плат в части источников питания, опорных тактовых частот и трассировки
• Использовать IBERT проект для проверки линии передачи трансивера на реальном оборудовании

Структура курса

День 1
• Обзор UltraScale FPGA
• Обзор трансиверов UltraScale FPGA
• Перезапуск и тактовая синхронизация трансиверов UltraScale FPGA
• Обзор мастера конфигурирования трансивера Transceiver Wizard
• Лабораторная работа 1: Создание ядра трансивера – использование мастера конфигурирования трансивера для создания ядра
• Моделирование трансивера
• Лабораторная работа 2: Моделирование трансивера – моделирование трансивера на базе примера из IP каталога
• Базовая функциональность PCS уровня

День 2
• Кодирование на уровне PCS
• Лабораторная работа 3: Кодирование 64B/66B – генерирование трансивера с кодированием 64B/66B при помощи мастера конфигурирования трансивера UltraScale FPGAs Transceivers Wizard, моделирование проекта и анализ результатов
• Реализация трансивера
• Лабораторная работа 4: Реализация трансивера - реализация трансивера на базе примера из IP каталога
• Изучение PMA уровня
• Рекомендации по проектированию печатных плат
• Тестирование и отладка трансиверов
• Лабораторная работа 5: IBERT проект – проверка линии передачи на аппаратной реализации трансивера
• Примеры использования трансиверов