Проектирование на языке С. Синтез высокого уровня в среде Vivado HLS

43 990 ₽

Сложность: средний
Продолжительность: 2 дня
Формат участия: в классе/онлайн
Расписание: по согласованию

Описание курса
Курс представляет полноценное введение в инструменты синтеза высокого уровня Vivado HLS. Этот курс охватывает стратегии и особенности синтеза, повышение пропускной способности, использование аппаратных ресурсов, создание интерфейсов, задержки на обработку, тестирование и советы по кодированию. Используйте инструменты Vivado HLS для оптимизации кода высокоскоростных схем во встраиваемых процессорных системах, загрузки и тестирования в кристалле.

Продолжительность
2 дня

Кому будет полезен курс?
Программистам и аппаратным дизайнерам, желающим использовать синтез высокого уровня.

Что нужно знать заранее?
Знание C, C++ или System C

Программное обеспечение
Vivado Design Suite

Аппаратные ресурсы
– Архитектура: Zynq-7000 All Programmable SoC и FPGA 7-ой серии
– Отладочная плата: Zynq-7000 All Programmable SoC ZC702 или Zed board

По завершении курса вы будете иметь все необходимые навыки для того чтобы:
– Повысить производительность с помощью Vivado HLS
– Маршрут проектирования в Vivado HLS
– Использовать инструменты Vivado HLS для первого проекта
– Определять важность тестирования
– Использовать директивы для оптимизации быстродействия, используемых ресурсов и выбора интерфейса
– Находить распространенные ошибки при написании кода, а также знать методы улучшения качества кода
– Выполнять интеграцию сгенерированного Vivado HLS модуля IP на системном уровне
– Использовать функции OpenCV в Vivado HLS

Структура курса

День 1

– Введение в синтез высокого уровня и инструменты Vivado HLS
– Использование инструментов Vivado HLS
– Демонстрация: Обзор инструментов Vivado HLS
– Лабораторная работа 1: Введение в маршрут проектирования Vivado HLS
– Лабораторная работа 2: Введение в маршрут проектирования Vivado HLS - режим командной строки
– Интерфейсы ввода/вывода
– Демонстрация: потоковый интерфейс AXI4
– Лабораторная работа 3: Синтезирование интерфейсов
– Конвейерная обработка для повышения производительности
– Демонстрация: Конвейерная обработка для повышения производительности
– Лабораторная работа 4: Улучшение производительности

День 2

– Оптимизация структур для повышения производительности
– Демонстрация: Работа с памятью
– Лабораторная работа 5: Реализация массивов как интерфейсы RTL
– Оптимизация по задержке
– Оптимизация массивов
– Лабораторная работа 6: Оптимизация по площади и используемым ресурсам
– Введение в методологию проектирования HLx
– Демонстрация: Использование IP ядра, реализованного в Vivado HLS, в SysGen
– Лабораторная работа 7: Проектирование на HLx – подготовка системы
– Сравнение этапов разработки HLS и SDSoC
– Демонстрация: обзор возможностей SDSoC
– Инструменты Vivado HLS: Код С

Описание лабораторных работ

Лабораторная работа 1

Введение в маршрут проектирования Vivado HLS: режим графического интерфейса – Использование графического интерфейса для создания проекта и моделирования. Выполнение RTL синтеза, верификация, экспортирование проекта на С как модуля IP.

Лабораторная работа 2

Введение в маршрут проектирования Vivado HLS: режим командной строки – Использование исполняемого файла для С моделирования. Создание проекта и выполнение С синтеза, RTL верификация и RTL упаковка.

Лабораторная работа 3

Синтезирование интерфейсов. Анализ RTL интерфейсов, используемых по умолчанию и применение директивы INTERFACE для определения типа интерфейса..

Лабораторная работа 4

Улучшение производительности. Оптимизация циклов по быстродействию, изменение конвейеризации и ее влияние на быстродействие.

Лабораторная работа 5

Реализация массивов как интерфейсы RTL. Анализ влияния работы с массивами. Использование директив для оптимизации проекта по используемым ресурсам.

Лабораторная работа 6

Оптимизация по площади и используемым ресурсам. Обзор влияния на используемые ресурсы и производительность различных директив.

Лабораторная работа 7

Проектирование на HLx – подготовка системы. Настройка встраиваемой процессорной системы, создание модуля HLS IP с интерфейсом AXI Lite, импортирование IP в процессорную систему и проверка системы на отладочной плате.

записаться на обучение