Синтез высокого уровня с инструментом Vitis HLS

Описание курса
Это курс знакомит с инструментом Vitis High-Level Synthesis (HLS). В курсе делается упор на:
• Стратегии и особенности синтеза
• Применение различных методов оптимизации
• Пропускную способность, используемые ресурсы, создание интерфейсов, латентность, написание тестбенча и рекомендации по кодированию
• Использование техник оптимизации кода Vitis HLS для высокоскоростных IP
• Загрузка и проверка на плате.

Что нового в версии 2020.2
• Миграция с Vivado HLS tool на Vitis HLS tool
• Добавлены новые директивы в Vitis HLS tool
• Новый модуль по миграции на Vitis HLS tool
• Все лабораторные работы обновлены под Vitis HLS tool

Продолжительность
2 дня

Кому будет полезен курс?
Инженеры по программному и аппаратному обеспечению, которые планируют использовать синтез высокого уровня

Что нужно знать заранее?
Знание C/C++

Программное обеспечение
• Vitis HLS tool
• Vivado Design Suite
• Vitis unified software platform

Аппаратная платформа
• Архитектура: Zynq UltraScale+ MPSoC
• Демонстрационная плата: Zynq UltraScale+ MPSoC ZCU104 board

По завершении курса вы будете иметь все необходимые навыки для того чтобы:
• Улучшать продуктивность проектирования, используя инструмент Vitis HLS
• Описывать маршрут проектирования при синтезе высокого уровня
• Использовать инструмент Vitis HLS
• Определять важность тестбенча
• Использовать директивы для оптимизации быстродействия, используемых ресурсов и выбора интерфейсов RTL
• Находить распространенные ошибки кода, а также, оптимизировать код для RTL
• Выполнять интеграцию IP, сгенерированного инструментом Vitis HLS, на системном уровне

Структура курса

День 1

Введение в High-Level Synthesis
Обзор high-level synthesis (HLS), маршрута проектирования Vitis HLS, преимуществаверификации. (Лекция)

Маршрут проектирования Vitis HLS
Обзор основ high-level synthesis и инструмента Vitis HLS. (Лекция, Лабораторная работа)

Изучение дизайна с директивами
Изучение различных техник оптимизации, улучшающие быстродействие дизайна (Лекция)

Интерфейс командной строки Vitis HLS
Описывается маршрут проектирования Vitis HLS в консольном режиме. (Лекция, Лабораторная работа)

Введение в методологию проектирования HLS UltraFast
Введение в этапы методологии проектирования HLS UltraFast Design Methodology. (Лекция)

Введение в интерфейсы ввода-вывода
Интерфейсы на уровне блока и порта Vitis HLS. (Лекция)

Протоколы ввода-вывода на уровне блока
Различные типы протоколов на уровне блока Vitis HLS. (Лекция, Лабораторная работа)

Протоколы ввода-вывода на уровне порта
Протоколы интерфейса на уровне порта Vitis HLS. (Лекция, Лабораторная работа)

Протоколы ввода-вывода на уровне порта: AXI4 интерфейсы
Различные интерфейсы AXI (такие как, AXI4-Master, AXI4-Lite (Slave), and AXI4-Stream) поддерживаемые Vitis HLS. (Лекция, Демонстрация)

Протоколы ввода-вывода уровня порта: интерфейсы памяти
Протоколы уровня интерфейса памяти Vitis HLS (такие как блочная RAM и FIFO). (Лекция, Лабораторная работа)

Конвейерная обработка для повышения производительности: директива PIPELINE
Директива PIPELINE для увеличения пропускной способности дизайна. (Лекция, Лабораторная работа)

День 2
‍
Конвейерная обработка для повышения производительности: директива DATAFLOW
Использование директивы DATAFLOW для увеличения пропускной способности дизайна путем конвейеризации функций. (Лекция, Лабораторная работа)

Оптимизация структур для повышения производительности
Ограничение быстродействия дизайна, вызванное использованием массивов. Методыоптимизации массивов. (Лекция, Лабораторная работа)

Поведение инструмента Vitis HLS по умолчанию: Latency
Влияние Vitis HLS на латентность и пропускную способность. (Лекция)

Сокращение задержек
Оптимизация дизайна на С для уменьшения латентности. (Лекция)

Улучшение использования ресурсов
Различные методы оптимизации и влияние директив на использование аппаратных ресурсов. (Лекция, Лабораторная работа)

Миграция на Vitis HLS
Ключевые условия перехода от Vivado HLS к Vitis HLS. (Лекция)

Маршрут проектирования HLx - системная интеграция
Традиционный маршрут проектирования на RTL в сравнении с Vitis HLS. (Лекция, Лабораторная работа)

Библиотеки Vitis HLS Tool C: произвольная точность
Поддержка языков C/C++ в Vitis HLS, типы данных с произвольной разрядностью. (Лекция, Лабораторная работа)

Аппаратное моделирование
Аппаратное моделирование с потоковыми типами данных и реализация регистра сдвига с помощью класса ap_shift_reg. (Лекция)

Использование указателей в Vitis HLS
Использование указателей в дизайне и способы обхода некоторых ограничений. (Лекция)