Методология проектирования UltraFast

Описание курса
В данном курсе изучаются самые современные методы и приемы успешной работы в среде проектирования Vivado Design Suite. В процессе обучения студенты получат необходимые навыки, позволяющие снизить время разработки и повысить надежность создаваемых проектов. Программа курса включает в себя такие аспекты, как способы сброса системы (system reset design), схемы синхронизации (synchronization circuits), технологии оптимального кодирования на HDL (optimum HDL coding techniques) и методы обеспечения требуемых временных параметров (timing closure techniques) на базе ПО Vivado.
‍
Продолжительность
2 дня

Кому будет полезен курс?
Инженерам, желающим освоить наиболее передовые методы проектирования на FPGA, позволяющие ускорить процесс разработки и повысить производительность.

Что нужно знать заранее?
• Желательно иметь представление о технологии проектирования на FPGA
• Иметь опыт работы в Vivado Design Suite, либо предварительно пройти обучение на одном из предлагаемых нами курсов по работе в среде проектирования Vivado Design Suite
• Уверенное владение Verilog или VHDL

Программное обеспечение
Vivado Design Suite

Аппаратные ресурсы
Архитектура: UltraScale и FPGA 7 серии
*В данном курсе основное внимание уделяется архитектуре FPGA серий UltraScale и 7

По завершении курса вы будете иметь все необходимые навыки для того чтобы:
• Уметь сформулировать контрольный список методологии проектирования UltraFast
• Определять ключевые области оптимизации вашего проекта для обеспечения его соответствия поставленным задачам и реализации требуемых параметров функционирования
• Определять проект с корректно заданными временными ограничениям
• Оптимизировать HDL код для эффективного использования ресурсов FPGA и обеспечения требований к параметрам быстродействия
• Уметь реализовывать функцию сброса, без ухудшения надежности и снижения быстродействия проекта
• Создавать более надежный проект, менее уязвимый в части метастабильности и в последующем требующий меньше времени на отладку
• Уметь реализовать технологию для достижения требуемых временных параметров в среде проектирования Vivado Design Suite
• На базе изученного материала и опыта, полученного в процессе выполнения лабораторных работ, эффективно использовать приемы методологии проектирования UltraFast

Структура курса

День 1
• Методология проектирования UltraFast: Обзор методических рекомендаций, рассматриваемых в этом курсе, и контрольный список методологии проектирования UltraFast
• Методология проектирования UltraFast: Обзор методических рекомендаций по созданию и анализу проекта
• Технологии кодирования на HDL: Методические рекомендации по цифровому кодированию при проектировании на FPGA
• Сброс: Изучение влияния асинхронных сбросов в проекте
• Дублирование регистров: Использование дублирования регистров для уменьшения количества высоконагруженных цепей в проекте
• Технология синхронного проектирования: Рассмотрение технологии синхронного проектирования, используемой в проектах на FPGA
• Vivado Design Suite: Использование инструмента Pin Planning для размещения и определения параметров контактов ввода/вывода
• Правила проверки в Vivado корректности проекта: запуск отчета DRC для выявления ошибок в проекте на ранней стадии. Устранение нарушений DRC
• Создание и упаковка собственного IP: Создание, упаковка и включение собственного IP в Vivado IP каталог

День 2
• Методология проектирования UltraFast: Методические рекомендации по использованию технологии UltraFast для достижения требуемых временных параметров проекта
• Методология проектирования UltraFast: Обзор методологий, рассматриваемых в этом курсе
• Baselining: Рекомендуемый Xilinx порядок работы с процедурами baselining для последовательного достижения требуемых временных характеристик проекта
• Конвейеризация: Использование конвейеризации для повышения быстродействия проекта
• Техника описания логики на HDL: Применение соответствующего кода HDL для использования ресурсов аппаратных
• Система контроля версий в среде проектирования Vivado Design Suite: Использование системы контроля версий в маршруте проектирования Vivado
• Цепи синхронизации: Применение цепей синхронизации для передачи сигналов между тактовыми доменами
Введение в Floorplanning: Введение в Floorplanning и использование Pblock при Floorplanning
• Оптимизация на физическом уровне: применение оптимизации на физическом уровне для достижения требуемых временных параметров
• Технология управления потреблением: Применение технологии снижения потребляемой мощности
• Методология отладки в среде проектирования Vivado Design Suite: Понимание и следование основным рекомендациям методологии отладки. Использование методологии для отладки проекта с помощью логического анализатора Vivado